

**WUOLAH**



**luisag1998**

[www.wuolah.com/student/luisag1998](http://www.wuolah.com/student/luisag1998)

464

**VHDL.pdf**

*VHDL*



**4º Electrónica Digital**



**Grado en Ingeniería en Tecnologías Industriales**



**Escuela Técnica Superior de Ingenieros Industriales  
Universidad Politécnica de Madrid**



**Descarga la APP de Wuolah.  
Ya disponible para el móvil y la tablet.**





**KEEP  
CALM  
AND  
ESTUDIA  
UN POQUITO**

# PEC VHDL - 14 DICIEMBRE 2015

## Cuestión 1 (5 puntos)

- a) Describir un módulo en VHDL que detecte la secuencia 11101, síncrona con el reloj y con repetición, en su versión Mealy, inspirándose en un registro de desplazamiento y la lógica adicional necesaria.
- b) ¿Qué hubiera cambiado en la descripción anterior, si en lugar de ser un detector de tipo Mealy fuera uno de tipo Moore? Mencionar los cambios, pero no reescribir todo el código.
- c) Usando la descripción del apartado a como un componente jerárquico, describir un sistema que encienda o apague un LED conectado a su salida, cada vez que se detecte la sentencia mencionada en el apartado a, por su entrada.
- d) Realizar un banco de pruebas para simular el circuito del apartado b, verificando a la vez el reaprovechamiento de los bits de la secuencia anterior como bits correctos de la siguiente secuencia. Dibujar la forma de onda de la señal de entrada que se quiere probar, y la salida esperada.

a) entity secuencia is

```
Port (clk: in std-logic;  
      reset: in std-logic;  
      din: in std-logic;  
      deteccion: out std-logic  
      );  
end secuencia;
```

architecture Behavioral of secuencia is

```
signal sec : std-logic-vector (3 downto 0);  
begin  
    std-logic-vector (4 downto 0);  
    process (clk, reset)  
    begin  
        if reset = '1' then  
            sec <= (others => '0');  
        elsif clk'event and clk = '1' then  
            sec <= sec (2 downto 0) & din;  
            sec (3 downto 0) & din;  
        end if;  
    end process;  
    deteccion <= '1' when sec = "1110" and din = '1' else '0';  
    sec = "11101";  
end Behavioral;
```

b) los cambios serían los representados en verde

c) Sin utilizar un componente jerárquico, es muy simple cambiar la señal "detección" por una nueva señal "led" que tenga el mismo funcionamiento.

## Cuestión 2 (5 puntos)

Describir en VHDL un módulo que, usando como entradas un reloj de 50 MHz, un reset y seis señales las seis señales de selección de cada display y los siete segmentos necesarios para un esquema de displays multiplexados en el tiempo. Las señales de selección de display y los segmentos son activos por nivel alto, y la velocidad de refresco de 0,1 ms por cada display.

entity modulo is

```
Port ( clk: in std_logic;
       reset: in std_logic;
       selector: out std_logic_vector(5 downto 0);
       segmento: out std_logic_vector(6 downto 0));
   end;
```

end modulo;

architecture Behavioral of modulo is

-- Diversa frecuencia 1s

```
constant MAX1S: integer := 50 * 10**6;
```

```
signal cont1s: integer range 0 to MAX1S-1;
```

```
signal orfs1s: std_logic;
```

-- Contadores

```
signal enables: std_logic;
```

```
signal contds: unsigned(3 downto 0);
```

```
signal orfs: std_logic;
```

```
signal enableds: std_logic;
```

```
signal contds: unsigned(3 downto 0);
```

```
signal orfs: std_logic;
```

```
signal enablem: std_logic;
```

```
signal contm: unsigned(3 downto 0);
```

```
signal orfm: std_logic;
```

```
signal enabledm: std_logic;
```

```
signal contdm: unsigned(3 downto 0);
```

```
signal orfdm: std_logic;
```

```
signal enablelh: std_logic;
```

```
signal contlh: unsigned(3 downto 0);
```

```
signal orflh: std_logic;
```

```
signal enabledh: std_logic;
```

```
signal contdh: unsigned(3 downto 0);
```

```
signal orfdh: std_logic;
```

-- Refresco display (1KHz - 0,1ms)

```
constant MAXREF: integer := 50 * 10**3;
```

```
signal contref: integer range 0 to MAXREF-1;
```

```
signal refres: std_logic;
```

-- Contador display (de 0 a 5)

```
signal contdisplay: unsigned(2 downto 0);
```

-- Multiplexor

```
signal interne: std_logic_vector(3 downto 0);
```

begin

-- Divisor frecuencia de  
process (clk, reset)  
begin  
if reset = '1' then  
cont1s <= 0;  
elsif clk'event and clk = '1' then  
if cont1s = MAX1S-1 then  
cont1s <= 0;  
else  
cont1s <= cont1s + 1;  
end if;  
end if;  
end process;  
orfs <= '1' when cont1s = MAX1S-1  
else '0';

-- Contador segundos

process (clk, reset)  
begin  
if reset = '1' then  
conts <= (others => '0');  
elsif clk'event and clk = '1' then  
if enables = '1' then  
if conts = 9 then  
conts <= (others => '0');  
else  
conts <= conts + 1;  
end if;  
end if;  
end process;  
enables <= orfs;  
orfs <= '1' when conts = 9 and  
enables = '1' else '0';

-- Contador decenas segundo

process (clk, reset)  
begin  
if reset = '1' then  
contds <= (others => '0');  
elsif clk'event and clk = '1' then  
if enables = '1' then  
if contds = 5 then  
contds <= (others => '0');  
else  
contds = contds + 1;  
end if;  
end if;  
end process;  
enables <= orfs;  
orfs <= '1' when contds = 5 and enables = '1' else '0';

-- (Contador minutos)

process (clk, reset)  
begin  
if reset = '1' then  
contm <= (others => '0');  
elsif clk'event and clk = '1' then  
if enablem = '1' then  
if contm = 9 then  
contm <= (others => '0');  
else  
contm <= contm + 1;  
end if;  
end if;  
end process;  
enablem <= orfms;

orfms <= '1' when contm = 9 and enablem = '1' else '0';

-- Contador decena minutos

process (clk, reset)  
begin  
if reset = '1' then  
contdm <= (others => '0');  
elsif clk'event and clk = '1' then  
if enabledm = '1' then  
if contdm = 5 then  
contdm <= (others => '0');  
else  
contdm <= contdm + 1;  
end if;  
end if;  
end process;

enabledm <= orfms;

orfms <= '1' when contdm = 5 and enabledm = '1' else '0';

-- Contador horas

-- Contador decenas horas

# ENCENDER TU LLAMA CUESTA MUY POCO



```
-- Refresh code 0,1ms (1KHz)
process (clk, reset)
begin
    if reset = '1' then
        contREF = 0;
    elsif clk'event and clk='1' then
        if contREF = MAXREF-1 then
            contREF = 0;
        else
            contREF = contREF + 1;
        end if;
    end if;
end process;
refresh<=1 when contREF=maxREF-1
else '0';

```

```
-- Contador de 0 a 5 para displays
process (clk, reset)
begin
    if reset = '1' then
        contDisplay <=(others=>'0');
    elsif clk'event and clk='1' then
        if refresh<=1 then
            if contDisplay = 5 then
                contDisplay <=(others=>'0');
            else
                contDisplay <= contDisplay + 1;
            end if;
        end if;
    end if;
end process;
```

```
-- Multiplexor
with contDisplay select
interna<=
std_logic_vector (conts) when "000",
std_logic_vector (contds) when "001",
std_logic_vector (contbm) when "010",
std_logic_vector (contdm) when "011",
std_logic_vector (contlh) when "100",
std_logic_vector (contlli) when "101",
"-----" when others;
```

```
-- Selector
with contDisplay select
selector<=
"000001" when "000",
"00010" when "001",
"000100" when "010",
"001000" when "011",
"010000" when "100",
"100000" when "101",
"-----" when others;
```

-- BCD - 7 segments  
with interna select

```
segmentos<=
"0000001" when "0000",
"1001111" when "0001",
"0011000" when "0010",
"0000110" when "0011",
"1001100" when "0100",
"0100100" when "0101",
"0100000" when "0110",
"0001111" when "0111",
"0000000" when "1000",
"0001100" when "1001",
"-----" when others;
```

# PEC VHDL - 19 DICIEMBRE 2016

## CUESTIÓN 1 (4 puntos)

- Escribir una arquitectura VHDL para el circuito de la figura 1.
- Escribir la arquitectura VHDL para un circuito que responda al diagrama de estados representado en la figura 2.




Figura 1




Figura 2

a) entity Figura1 is

```
Port (clk: in std_logic;
      reset: in std_logic;
      E : in std_logic;
      S : out std_logic
    );
end Figura1;
```

architecture Behavioral of Figura1 is

```
signal Q1: std_logic;
signal Q2: std_logic;
```

```
begin
process(clk, reset)
begin
  if reset = '1' then
    Q1 <= '0';
    Q2 <= '0';
  elsif clk'event and clk='1' then
    Q1 <= E;
    Q2 <= Q1;
  end if;
end process;
```

$S \leftarrow Q_2$ ;

end Behavioral;

b) entity of Figura2 is

```
Port (clk: in std_logic;
      reset: in std_logic;
      E : in std_logic;
      Q : out std_logic_vector(1 downto 0)
    );
end Figura2;
```

architecture Behavioral of Figura2 is

```
type state_t is (A,B,C,D);
signal state: state_t;
```

```
begin
process(clk, reset)
begin
```

```
if reset = '1' then
  state <= A;
```

```
elsif clk'event and clk='1' then
  case state is
```

when A =>	when B =>	when C =>
if E='1' then	if E='1' then	if E='0' then
state <= B;	state <= C;	state <= D;
end if;	end if;	end if;

state <= D;

end if;


when D =>	Q<="00" when state=A else
if E='1' then	"10" when state=B else
state <= B;	"11" when state=C else
end if;	"01" when state=D;

end Behavioral;

end process;

## CUESTIÓN 2 (3 puntos)

Describir en VHDL (entidad y arquitectura) el circuito de la siguiente figura:



entity Registro is

```
Port (clk: in std_logic;
      reset: in std_logic;
      A : in std_logic;
      B : in std_logic;
      C : in std_logic_vector(31 downto 0);
      E : in std_logic;
      S : out std_logic
    );
```

end Registro;

architecture Behavioral of Registro is

```
Signal reg : std_logic_vector(31 downto 0);
begin
  process (clk, reset)
  begin
    if reset = '1' then
      reg <= (others => '0');
    elsif clk'event and clk = '1' then
      if (A='1' and B='1') then
        reg <= C;
      elsif (A='0' and B='1' and E='1') then
        reg <= reg(30 downto 0) & E;
      end if;
    end if;
  end process;
  S <= reg(31);
end Behavioral;
```

### CUESTIÓN 3 (3 puntos)

El código BCD-exceso-tres y el código BCD Aiken son dos codificaciones BCD autocomplementarias, es decir, dos dígitos que sumen 9 son uno el negado del otro. El BCD exceso tres se obtiene sumando tres al número en BCD natural. En BCD Aiken, los pesos de los dígitos binarios son  $2^1 2^2 2^1 2^0$ , siendo la codificación desde 0 hasta 4 igual que en BCD natural, y la autocomplementaria en los demás casos.

Se pide describir en VHDL (bibliotecas usadas, entidad y arquitectura) dos circuitos combinacionales, uno que convierta de BCD a BCD exceso tres, y otro, que convierta de BCD a BCD Aiken. En ambos casos, la entidad debe tener, tanto en la entrada como la salida, señales de tipo `std_logic_vector`. Realizar las arquitecturas correspondientes de la manera más sencilla posible.

Para ambas conversiones utilizarán las siguientes librerías:

```
[library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;]
```

#### Conversión BCD a BCD exceso tres

```
entity conversion1 is
    Port(entrada: in std_logic_vector (3 downto 0);
          salida: out std_logic_vector (3 downto 0)
        );
end conversion1;
architecture Behavioral of conversion1 is
    signal interna: unsigned (3 downto 0);
begin
    interna <= unsigned (entrada) + 3;
    salida <= std_logic_vector (interna);
end Behavioral;
```

#### Conversión BCD a BCD Aiken

```
entity conversion2 is
    Port(entrada: in std_logic_vector (3 downto 0);
          salida: out std_logic_vector (3 downto 0)
        );
end conversion2;
architecture Behavioral of conversion2 is
    signal interna: unsigned (3 downto 0);
    if (unsigned (entrada) < 5) then
        interna <= unsigned (entrada);
    else
        interna <= unsigned (not(9 - unsigned (entrada)));
    end if;
    salida <= std_logic_vector (interna);
end Behavioral;
```

# ENCENDER TU LLAMA CUESTA MUY POCO



PEC VHDL - 18 DICIEMBRE 2017

## CUESTIÓN 1 (5 puntos)

Se desea implementar un velocímetro para una motocicleta, empleando para ello un sensor (que generará un pulso de duración 1 ciclo de reloj cada vez que la rueda delantera de la motocicleta realice una vuelta completa) y una FPGA. En la FPGA se implementará un circuito que recibiendo los pulsos del sensor activará una tira de 8 LEDs, de manera proporcional a la velocidad de la motocicleta. La frecuencia de la señal de reloj que recibe la FPGA son 50 MHz. Se pide:

- Describir un módulo VHDL que a partir de la salida del sensor, el reloj de la FPGA y una señal de reset, genere una señal de 6 bits con el número de vueltas (codificado en binario) que ha dado la rueda de la motocicleta en el último segundo. Esta señal deberá actualizarse al final de cada segundo, manteniéndose estable durante todo el segundo siguiente. El máximo número de vueltas que se considerará es 63.
- Usando la descripción del apartado a como un componente jerárquico, describa la lógica que controla la activación de la tira de LEDs, de tal manera que el primer LED se activará cuando la velocidad proporcionada por el bloque anterior esté por debajo de 8 vueltas por segundo, el segundo se activará cuando la entrada entre entre 8 y 15 vueltas, y así sucesivamente hasta los 8 LEDs que componen la tira.

a) entity Velocimetro is

```
Part (clk : in std_logic;  
      reset : in std_logic;  
      sensor : in std_logic;  
      Vueltas : out unsigned(5 downto 0)  
    );
```

end Velocimetro;

architecture Behavorial of Velocimetro is

```
-- Diversa frecuencia de  
constant maximo : integer := 50*10**6;  
signal cont1s : integer range 0 to maximo-1;  
signal ovf1s : std_logic;  
-- Variable interna  
signal num : unsigned(5 downto 0);
```

begin

```
-- (Contador 1s  
process (clk, reset)
```

begin

```
  if reset = '1' then
```

```
    cont1s <= 0;
```

```
  elsif clk'event and clk='1' then
```

```
    if cont1s = maximo-1 then
```

```
      cont1s <= 0;
```

```
    else
```

```
      cont1s <= cont1s + 1;
```

```
    end if;
```

```
  end if;
```

```
end process;
```

```
  ovf1s <='1' when cont1s=maximo-1 else '0';
```

-- Contador de las vueltas

```
process (clk, reset)
```

begin

```
  if reset = '1' then
```

```
    num<= (others => '0');
```

```
  elsif clk'event and clk='1' then
```

```
    if sensor = '1' then
```

```
      num <= num + 1;
```

```
    end if;
```

```
  end if;
```

```
end process;
```

-- Actualización de las vueltas

```
process (clk, reset)
```

begin

```
  if reset = '1' then
```

```
    Vueltas <= (others => '0');
```

```
  elsif clk'event and clk='1' then
```

```
    if ovf1s = '1' then
```

```
      Vueltas <= num;
```

```
    end if;
```

```
  end if;
```

```
end process;
```

b) entity traLEDS is

```
Port (clk: in std-logic;  
      reset: in std-logic;  
      sensor: in std-logic;  
      leds : out std-logic-vector (7 downto 0)  
      );
```

end traLEDS;

architecture Behavioral of traLEDS is

component Velocimetro is

```
Port (clk: in std-logic;  
      reset: in std-logic;  
      sensor: in std-logic;  
      Vueltas: out unsigned (5 downto 0)  
      );
```

end component

signal numVueltas: unsigned (5 downto 0);

begin

-- Instancia

```
port map (clk => clk,  
          reset => reset,  
          sensor => sensor,  
          Vueltas => numVueltas  
          );
```

-- Funcionamiento leds

```
leds <= "0000001" when numVueltas < 8 else  
      "00000010" when numVueltas < 16 else  
      "00000100" when numVueltas < 24 else  
      "00001000" when numVueltas < 32 else  
      "00010000" when numVueltas < 40 else  
      "00100000" when numVueltas < 48 else  
      "01000000" when numVueltas < 56 else  
      "10000000" when numVueltas < 64 else  
      "-----";
```

end Behavioral;


### CUESTIÓN 3 (3 puntos)

Describir un módulo VHDL que se corresponda con un circuito que genere la secuencia síncrona 11011001 de forma cíclica, de estas tres maneras posibles:

- Usando como base un contador binario síncrono
- Usando como base un contador Johnson
- Usando como base un contador en anillo

### CONTADORES CON REGISTRO DE DESPLAZAMIENTO

#### a) Contador binario síncrono



\* Secuencia de n números:  $2^{x \text{ bits}}$

8 números  $\rightarrow$  3 bits

```
entity ContadorBinario is
    Port(clk: in std-logic;
        reset: in std-logic;
        Secuencia: out std-logic
    );
end ContadorBinario;
```

architecture Behavioral of ContadorBinario is

```
begin
    --(Contador)
    process (clk, reset)
    begin
```

```
        if reset='1' then
            contador<=others =>'01';
            contadorAnillo<="00000001";
        elsif clk'event and clk='1' then
```

contador<=contador +1;

ContadorJohnson<=not (ContadorJohnson(0)) & ContadorJohnson(3 downto 1);


ContadorAnillo<=contadorAnillo(0)& contadorAnillo(7 downto 1);

end if;
 end process;
 --(Secuencia)


with contador select

```
        Secuencia<='1' when "000" else
                    '1' when "001" else
                    '0' when "010" else
                    '1' when "011" else
                    "1100" when "100" else
                    "1000" when "101" else
                    "0100" when "110" else
                    "0110" when "111" else
                    "0011" when "000" else
                    "0001" when "001" else
                    "0000100" when "010" else
                    "0000010" when "011" else
                    others;
```

end Behavioral;



#### b) Contador Johnson



\* Secuencia de n números:  $n/2$  bits

8 números  $\rightarrow$  8 bits

"He quedo con todos menos el último y se lo añado resgado a la izq."

#### c) Contador Anillo



"He quedo con todos menos el último y se lo añado a la izq."

\* Secuencia de n números  $\rightarrow$  n bits

8 números  $\rightarrow$  8 bits

Asignatura: Electrónica Digital  
PEC diciembre 2018


Fecha: 10 de diciembre de 2018

### Cuestión única (10 puntos)

Con objeto de reducir el cableado de un ascensor, se pretende realizar un sistema de visualización del piso en el que se encuentra dicho ascensor, que recibe los datos de forma serie por una interfaz muy sencilla y de pocos cables. La visualización se realiza sobre dos displays de siete segmentos.

La información con los dígitos a visualizar se recibe por una línea serie formada por dos líneas, una línea DIN (Dato In) por la que se reciben en forma serie durante ocho ciclos de reloj consecutivos, los dos dígitos a visualizar, en formato BCD, empezando por el bit más significativo del dígito más significativo hasta terminar por el bit menos significativo del dígito menos significativo. La otra señal que se recibe, denominada CT (Comienzo de Trama) marca el comienzo del primer bit que se transmite, activándose durante un solo ciclo de reloj coincidente con la recepción del primer bit de información de DIN. La información que pueda circular por DIN tras ocho ciclos se descarta hasta que llegue un nuevo flanco por CT.

La información recibida se debe mostrar sobre dos displays de siete segmentos, multiplexados en el tiempo, por lo que las señales de salida del circuito son un vector de siete señales SEG(6 downto 0) donde SEG(6) corresponde con el segmento a, hasta SEG(0), que corresponde con el segmento g. (ver imagen). Adicionalmente, dos señales SELD y SELU (Selección de decenas y unidades, respectivamente). El refresco para los displays será de 1kHz. Todo el circuito funcionará de manera síncrona, empleando para ello una señal externa de reloj (CLK) de 1MHz.



El sistema consta de los siguientes elementos:

- Un conversor de datos serie a paralelo, que transforma el dato en una señal de ocho bits, cuyo valor debe ser el dato a representar (los dos dígitos BCD) desde el momento en que se recibe el último bit de una transmisión, hasta que se recibe el último bit de la transmisión siguiente.
- Un sistema de multiplexación temporal en el que a la frecuencia de refresco mencionada anteriormente, se seleccione un dígito BCD o el otro, activando las señales SELD y SELU de manera acorde.
- Un único conversor de BCD a siete segmentos. Si el número recibido no fuera BCD, se debe sacar una E (indicador de error).

Se pide:

- Código VHDL (entidad y arquitectura) del conversor de datos serie a paralelo. (2,5 puntos)
- Código del circuito completo, en el que se instanciará el conversor serie del apartado a y se añadirán los procesos o sentencias concurrentes adicionales necesarias. (3 puntos)
- Se quiere añadir dos LEDs adicionales, para indicar si el ascensor debe subir o bajar (señales UP y DOWN) respectivamente. Estas señales se deben obtener registrando el valor de los dos dígitos anteriores y compararlo con los valores actuales. Describir el código VHDL de la arquitectura que sería necesario añadir para tener esta funcionalidad adicional. (2,5 puntos)
- Código de un banco de pruebas (testbench) en el que se verifique el reset del sistema, una transmisión correcta, su visualización durante 1 segundo, y otra incorrecta, visualizada durante otro segundo. (2 puntos)

Duración del examen: 1 hora y 30 minutos

# ENCENDER TU LLAMA CUESTA MUY POCO



PEC VHDL - 10 DICIEMBRE 2018

a) entity conversorSerieParalelo is

```
Port (clk: in std-logic;
      reset: in std-logic;
      DIN: in std-logic;
      CT: in std-logic;
      conversion: out std-logic-vector (7 downto 0)
    );
end conversorSerieParalelo;
```

architecture Behavioral of conversorSerieParalelo is

-- Importante saber cuando almacenar el dato completo (los 8 bits), cuando se reciben datos ...

```
type state-t is (STOP, WORKING);
signal state: state-t;
signal contDatos: unsigned (3 downto 0);
signal almacenar: std-logic;
signal numero: std-logic-vector (7 downto 0);
begin
```

-- Marque estados para funcionamiento

```
process (clk, reset)
begin
  if reset = '1' then
    state <= STOP;
  elsif clk'event and clk = '1' then
    case state is
      when STOP =>
        if CT = '1' then
          state <= WORKING;
        end if;
      when WORKING =>
        if contDatos = 7 then
          state <= STOP;
        end if;
    end case;
  end if;
end process;
```

almacenar <='1' when state <= WORKING  
and contDatos = 7 else '0';

-- Contador de datos a recibir

```
process (clk, reset)
begin
  if reset = '1' then
    contDatos <= (others => '0');
  elsif clk'event and clk = '1' then
    if state = STOP then
      contDatos <= (others => '0');
    else
      contDatos <= contDatos + 1;
    end if;
  end if;
end process;
```

-- Conversor (Registrar completamente)

```
process (clk, reset)
begin
  if reset = '1' then
    numero <= (others => '0');
  elsif clk'event and clk = '1' then
    if state = WORKING then
      numero <= numero (6 downto 0) & DIN;
    end if;
  end if;
end process;
```

-- Almacenamiento en el momento correcto

```
process (clk, reset)
begin
  if reset = '1' then
    conversion <= (others => '0');
  elsif clk'event and clk = '1' then
    if almacenar = '1' then
      conversion <= numero;
    end if;
  end if;
end process;
end Behavioral;
```

b) entity circuitoCompleto is

```
Port(clk: in std_logic;
      reset: in std_logic;
      DIN: in std_logic;
      CT: in std_logic;
      SelD: out std_logic;
      SelU: out std_logic;
      SEG: out std_logic_vector(6 downto 0));
);
```

end circuitoCompleto;

architecture Behavioral of circuitoCompleto is

Component conversorDePantalla is

```
Port(clk: in std_logic;
      reset: in std_logic;
      DIN: in std_logic;
      CT: in std_logic;
      conversion: out std_logic_vector(7 downto 0));
);
```

end component;

-- Refresco Display

constant MAXREF : integer := 1000;

signal contREF : integer range 0 to MAXREF-1;

signal refresco : std\_logic;

-- Muestra estados para un dígito o decena

type state\_t is (NADA, DEC, UNID);

signal state : state\_t;

-- Variables internas

signal numero : std\_logic\_vector(7 downto 0);

signal BCD : std\_logic\_vector(3 downto 0);

begin

-- Instancia del componente

```
port map(clk      => clk,
          reset    => reset,
          DIN      => DIN,
          CT       => CT,
          conversion => numero
        );
```

-- Muestra estados

process (clk, reset)

begin

if reset = '1' then

state <= NADA;

elsif clk'event and clk='1' then

case state is

when NADA =>

if refresco = '1' then

state <= UNID;

end if;

when UNID =>

if refresco = '1' then

state <= DEC;

end if;

when DEC =>

if refresco = '1' then

state <= UNID;

end if;

end case;

end if;

end process;

BCD <= numero (7downto4) when state=DEC else  
numero (3downto0) when state=UNID else  
-----;

-- Refresco display

process (clk, reset)

begin

if reset = '1' then

contREF <= 0;

elsif clk'event and clk='1' then

if contREF = MAXREF-1 then

contREF <= 0;

else

contREF <= contREF+1;

end if;

end if;

end process;

refresco <= '1' when contREF = MAXREF-1 else '0';

-- Conversor BCD - 7 segments

with BCD select

```
SEG <= "0000001" when "0000",
      "1001111" when "0001",
      "0010010" when "0010",
      "0000110" when "0011",
      "1001100" when "0100",
      "0100100" when "0101",
      "0100000" when "0110",
      "0001111" when "0111",
      "0000000" when "1000",
      "0000100" when "1001",
      "0110000" when others;
```

end behavioral;

WUOLAH

Escaneado con CamScanner

c) entity LEDs is

```
Port (clk: in std-logic;  
      reset: in std-logic;  
      up: out std-logic;  
      down: out std-logic;  
      conversor: in std-logic-vector (7downto 0)  
    );  
end LEDs;
```

architecture Behavioral of LEDs is

```
--Cargo el valor anterior del conversor SP  
Signal convAnt: std-logic-vector (7downto 0);  
--Muestra estados para subir o bajar  
type state-t is: (NORMAL, SUBIR, BAJAR)  
signal state: state-t;
```

begin

```
--Cargo el valor anterior del conversor SP  
process (clk, reset)
```

begin

```
if reset = '1' then  
  convAnt <= (others => '0');  
elsif clk'event and clk = '1' then  
  convAnt <= conversor;  
end if;  
end process;
```

```
--Muestra estados
```

```
process (clk, reset)
```

begin

```
if reset = '1' then  
  state <= NORMAL;  
elsif clk'event and clk = '1' then  
  case state is  
    when NORMAL =>  
      if (unsigned(convAnt) > unsigned(convisor)) then  
        state <= BAJAR;  
      elsif (unsigned(convisor) > unsigned(convAnt)) then  
        state <= SUBIR;  
      end if;
```

when SUBIR =>

```
if (unsigned(convAnt) > unsigned(convisor)) then  
  state <= BAJAR;  
elsif (unsigned(convAnt) = unsigned(convisor)) then  
  state <= NORMAL;  
end if;
```

when BAJAR =>

```
if (unsigned(convisor) > unsigned(convAnt)) then  
  state <= SUBIR;  
elsif (unsigned(convisor) = unsigned(convAnt)) then  
  state <= NORMAL;  
end if;  
end case;  
end if;
```

end process;

UP <= '1' when state = SUBIR else '0';

DOWN <= '1' when state = BAJAR else '0';

end Behavioral;

d) entity testbench is  
end entity testbench;

architecture Behavioral of testbench is

-- Declaro el programa como componente  
component program is

```
Port (clk: in std-logic;  
      reset: in std-logic;  
      DIN: in std-logic;  
      CT: in std-logic;  
      SELD: out std-logic;  
      SELU: out std-logic;  
      VP: out std-logic;  
      DOWN: out std-logic;  
      SEG: out std-logic-vector(6down10);  
      );
```

end component;

-- Declaro las señales de mi testbench

```
signal t-clk : std-logic;  
signal t-reset : std-logic;  
signal t-DIN : std-logic;  
signal t-CT : std-logic;  
signal t-SELD : std-logic;  
signal t-SELU : std-logic;  
signal t-VP : std-logic;  
signal t-DOWN : std-logic;  
signal t-SEG : std-logic-vector(6down10);  
constant clk-period : time := 1000ns;
```

begin

-- Generacion del reloj

```
process  
begin
```

```
  t-CLK <= '1';  
  wait for clk-period/2;  
  t-CLK <= '0';  
  wait for clk-period/2;
```

end process;

-- Instanciacion

wt: program

port map (clk	⇒ t-CLK,
reset	⇒ t-reset,
DIN	⇒ t-DIN,
CT	⇒ t-CT,
SELD	⇒ t-SELD,
SELU	⇒ t-SELU,
VP	⇒ t-VP,
DOWN	⇒ t-DOWN,
SEG	⇒ t-SEG

);

end Behavioral;

- Generacion de los estímulos  
process  
begin

```
t-reset <= '1';  
t-CT <= '0';  
t-DIN <= '0';  
wait for clk-period;
```

```
t-reset <= '0';  
wait for clk-period;  
t-CT <= '1';  
t-DIN <= '1';  
wait for clk-period;  
t-CT <= '0';  
t-DIN <= '0';  
wait for clk-period;  
t-DIN <= '1';  
wait for clk-period;  
t-DIN <= '0';  
wait for clk-period;
```

t-DIN <= '0'; → Puedo para que se padece  
comible aunque se cumplan q.

wait for 10000000x clk-period;

-- Impresion de reset sistema

-- Piso 1001 1000 (98)

-- Veo el resultado Ts

```
t-CT <= '1';  
t-DIN <= '1';  
wait for clk-period;  
t-CT <= '0';  
t-DIN <= '0';  
wait for clk-period;  
t-CLK <= '0';  
t-DIN <= '0';  
wait for clk-period;  
t-CLK <= '1';  
t-DIN <= '1';  
wait for clk-period;  
t-CLK <= '0';  
t-DIN <= '0';  
wait for clk-period;  
t-CLK <= '1';  
t-DIN <= '0';  
wait for clk-period;  
t-CLK <= '0';  
t-DIN <= '1';  
wait for clk-period;  
t-CLK <= '1';  
t-DIN <= '0';  
wait for clk-period;  
t-CLK <= '0';  
t-DIN <= '0';  
wait for clk-period;  
t-CLK <= '1';  
t-DIN <= '1';  
wait for clk-period;  
t-CLK <= '0';  
t-DIN <= '0';  
wait for clk-period;  
t-CLK <= '1';  
t-DIN <= '0';  
wait for clk-period;  
t-CLK <= '0';  
t-DIN <= '1';  
wait for clk-period;  
t-CLK <= '1';  
t-DIN <= '0';  
wait for clk-period;
```

→ Probable que antes  
t-DIN <= '0';  
wait for 10000000x clk-period;  
-- Piso 1000 0 010 (82)  
-- Llen down

Escaneado con CamScanner

# ENCENDER TU LLAMA CUESTA MUY POCO



**UPM-DIE**  
INDUSTRIALES

Electrónica Digital - GITI  
Convocatoria: Julio 2019




Asignatura: Electrónica Digital  
Convocatoria: Julio 2019 Fecha: 27/06/2019

Prueba de Evaluación Continua (PEC)  
Duración: 1 hora y 30 minutos

## Ejercicio 1 (6 Puntos)

Por una línea serie se reciben, de manera síncrona con el reloj, paquetes de 8 bits, en los que el primer bit recibido vale siempre '1', los tres siguientes indican una dirección y los cuatro restantes, un valor numérico. Mientras no hay mensaje, la línea permanece a cero. Los bits de la dirección y del valor numérico se reciben ordenados del más significativo al menos significativo. Se pide:

- Descripción VHDL de un bloque (bloque A en la figura) que reciba la señal serie, interprete el paquete, y en caso de que los bits de dirección coincidan con un valor fijo, que se le indica al bloque por otra entrada (en paralelo, de tres bits), acumule el valor numérico recibido sobre un registro interno de 16 bits. Este valor interno se saca al exterior del módulo. De forma particular, si la dirección recibida es 111, no se atiende al valor numérico del paquete, sino que se resetea el contador de forma síncrona.
- Con dos de los bloques arriba descritos y empleando para ello una descripción estructural, se desea implementar un sistema de acumuladores que muestre por salidas separadas el valor de un acumulador para las direcciones 3 y 6, tal como muestra la figura. La entrada serie es común a ambos bloques.
- Implemente también en VHDL un test bench que permita validar la acumulación de más de un número en uno solo de los módulos y su función de reset con la dirección 111.



.../... (sigue en la cara posterior)

BURN.COM

#StudyOnFire

**BURN**  
ENERGY DRINK

© UPM-DIE

27/06/2019

Página 1

a) entity bloqueA is

```
Port (clk: in std-logic;
      reset: in std-logic;
      E: in std-logic;
      fijo: in std-logic-vector (2 downto 0);
      registro: out std-logic-vector (15 downto 0)
    );
end bloqueA;
```

architecture Behavioral of bloqueA is

-- Máquina estados funcionamiento

```
type state_t is (STOP, WORKING);
signal state: state_t;
Signal resetsinc: std-logic;
Signal cargar: std-logic;
```

-- Contador de 0 a 7

```
Signal contador: integer range 0 to 7;
```

-- Variables internas

```
Signal serie: std-logic-vector (6 downto 0);
Signal interno: unsigned (15 downto 0);
```

begin

-- Máquina estados funcionamiento

process (clk, reset)

begin

if reset = '1' then

state <= STOP;

elsif clk'event and clk = '1' then

case state is

when STOP =>

if E = '1' then

state <= WORKING;

end if;

when WORKING =>

if contador = 7 then

state <= STOP;

end if;

end case;

end if;

end process;

cargar <= '1' when serie (6 downto 4) = dirección  
and contador = 7 else '0';

reset <= '1' when serie (6 downto 4) = 111 and  
contador = 7 else '0';

-- (contador 0 a 7)

process (clk, reset)

begin

if reset = '1' then

contador <= 0;

elsif clk'event and clk = '1' then

if state = STOP then

contador <= 0;

else contador <= contador + 1;

end if;

end if;

end process;

-- Registro desplazamiento

process (clk, reset)

begin

if reset = '1' then

serie <= (others => '0');

elsif clk'event and clk = '1' then

serie <= serie (5 downto 0) & E;

end if;

end process;

-- Cargar el valor numérico o reset síncrono

process (clk, reset)

begin

if reset = '1' then

interno <= (others => '0');

elsif clk'event and clk = '1' then

if reset = '1' then

interno <= (others => '0');

elsif cargar = '1' then

interno <= interno +

unsigned (serie (3 downto 0));

end if;

end if;

end process;

registro <= std-logic-vector (interno);

end Behavioral;

b) entity Top is

```
Port (clk: in std-logic;  
      reset: in std-logic;  
      E: in std-logic;  
      S: out std-logic-vector (15 downto 0);  
      T: out std-logic-vector (15 downto 0)  
    );
```

```
end Top;
```

architectural Structure of Top is

```
component BloqueA is
```

```
Port (clk: in std-logic;  
      reset: in std-logic;  
      E: in std-logic;  
      fijo: in std-logic-vector (2downto 0);  
      registro: out std-logic-vector (15downto 0)  
    );
```

```
end component;
```

```
begin
```

```
component_B: BloqueA
```

```
Port map (clk => clk,  
          reset => reset,  
          E => E,  
          fijo => "110",  
          registro => S  
        );
```

```
Component_3: Bloque B
```

```
Port map (clk => clk,  
          reset => reset,  
          E => E,  
          fijo => "011",  
          registro => T  
        );
```

```
end structural;
```

2) entity Testbench is  
end entity Testbench;

architectural Behavior of Testbench is

```
component BloqueA
```

```
Port (clk: in std-logic;  
      reset: in std-logic;  
      E: in std-logic;  
      fijo: in std-logic-vector (2downto 0);  
      registro: out std-logic-vector (15downto 0)  
    );
```

end component;

```
signal t-clk: std-logic;
```

```
signal t-reset: std-logic;
```

```
signal t-E: std-logic;
```

```
signal t-fijo: std-logic-vector (2downto 0);
```

```
signal t-registro: std-logic-vector (15downto 0);
```

```
constant CLK_PERIOD: time := 10ns;
```

```
begin
```

```
process
```

```
begin
```

```
if t-clk <= '1'
```

```
then
```

```
t-clk <= '0';
```

```
wait for CLK_PERIOD/2;
```

```
end process;
```

```
process
```

```
begin
```

```
t-reset <= '1';
```

```
t-fijo <= "000";
```

```
t-E <= '0';
```

```
auxiliar <= "00000000";
```

```
wait for 100*CLK_PERIOD;
```

```
t-reset <= '0';
```

```

c) entity testbench is
end testbench;
architecture Behavioral of testbench is
component BloqueA is
    port (clk: in std-logic;
          reset: in std-logic;
          E : in std-logic;
          fijo: in std-logic-vector (2'dawho);
          registro: out std-logic-vector (1'dawho)
        );
end component;
signal t-clk : std-logic;
signal t-reset : std-logic;
signal t-E : std-logic;
signal t-fijo : std-logic-vector (2'dawho);
signal t-registro : std-logic-vector (1'dawho);
signal t-auxiliar : std-logic-vector (6'dawho);
constant clk-period : time := 10 ns;
begin
    proc_clk: process
    begin
        t-clk <= '1';
        wait for clk-period/2;
        t-clk <= '0';
        wait for clk-period/2;
    end process;
    proc_stimuli: process
    begin
        t-reset <= '1';
        t-fijo <= "000";
        t-auxiliar <= "000000";
        t-E <= '0';
        wait for 100*clk-period;
        t-reset <= '0';
        wait for 100*clk-period;
    end process;

```

-- Validación de un número

```

t-fijo <= "011";
t-auxiliar <= "00111001";
t-E <= '1';
wait for clk-period;
for i in 6 downto 0 loop
    t-E <= t-auxiliar(i);
    wait for clk-period;
end loop;
t-E <= '0';
wait for 100*clk-period;
-- Relet coincidente con "110"
t-fijo <= "110";
t-auxiliar <= "1100011";
t-E <= '1';
wait for clk-period;
for i in 6 downto 0 loop
    t-E <= t-auxiliar(i);
    wait for clk-period;
end loop;
t-E <= '0';
wait for 100*clk-period;

```

wt: BloqueA

```

port map (clk => t-clk,
          reset => t-reset,
          E => t-E,
          fijo => t-fijo,
          registro => t-registro
        );

```


end Behavioral;

# ENCENDER TU LLAMA CUESTA MUY POCO



## Ejercicio 2 (4 puntos)

Dado el circuito de la figura:



Se pide:

- Implementación en VHDL del circuito de la figura, sabiendo que no puede inicializarse a 000 (el sistema no funcionaría).
- Implementación en VHDL de un circuito similar, pero con longitud de 65 bits, aplicando la XOR entre los bits con posiciones 65 y 47. Nótese que la salida de este circuito puede considerarse un generador de números aleatorios de un bit. *Cambiar en rojo.*
- Empleando un bloque como el de la figura, asumiendo que se le añade una señal de habilitación (un puerto enable), y sabiendo que tenemos un reloj de 8 MHz, diseñe un circuito que genere un número aleatorio (de un bit) nuevo cada segundo.

a) entity of circuito is

```
Port (clk : in std_logic;
      reset : in std_logic;
      dout : out std_logic);
end circuito;
```

architecture Behavioral of circuito is

```
Signal nbits : integer := 3; 65
Signal inicioxor: integer := 2; 47
Signal finalxor: integer := 3; 65
Signal din : std_logic;
Signal registro : std_logic_vector (nbits-1 downto 0);
```

begin

-- Registro

```
process (clk,reset)
begin
```

if reset='1' then

registro <= (0 => '1', others => '0');

elsif clk'event and clk='1' then

if enable = '1' then

registro <= registro (nbits-2 downto 0) & din;

end if;

end process;

din <= registro (inicioxor-1) xor registro (finalxor-1);

dout <= registro (nbits-1);

end Behavioral;

c) Se trata de hacer un contador de 1 segundo que genera una señal de enable cuando acabe.

```
signal contls : integer range 0 to MAX-1;
constant MAX : integer := 8*10**6;
Signal enable : std_logic;
```

```
process (clk,reset)
begin
  if reset='1' then
    contls <= 0;
  elsif clk'event and clk='1' then
    if contls = MAX-1 then
      contls <= 0;
    else
      contls <= contls + 1;
    end if;
  end if;
end process;
enable <= '1' when contls = MAX-1 else '0';
```



a) entity LecturaTeclado is

```
Port (clk : in std-logic;
      reset : in std-logic;
      Columna : in std-logic-vector (2 downto 0);
      Fila : out std-logic-vector (3 downto 0);
      Dígito : out std-logic-vector (3 downto 0);
      Válido : out std-logic);
```

);

end LecturaTeclado;

architecture Behavioral of LecturaTeclado is

-- Bandeo de filas

Signal bandeo : integer range 0 to 3;

-- Detección botón pulsado

Signal colf0 : std-logic-vector (2 downto 0);

signal colf1 : std-logic-vector (2 downto 0);

signal colf2 : std-logic-vector (2 downto 0);

signal colf3 : std-logic-vector (2 downto 0);

begin

-- Bandeo filas

process (clk, reset)

begin

if reset = '1' then

bandeo <= 0;

elsif clk'event and clk = '1' then

if bandeo = 3 then

bandeo <= 0;

else

bandeo <= bandeo + 1;

end if;

end if;

end process;

with bandeo select

```
Fila <= "0001" when 0,
      "0010" when 1,
      "0100" when 2,
      "1000" when 3,
      "----" when others;
```

-- Detección del botón pulsado

process (clk, reset)

begin

if reset = '1' then

colf0 <= (others => '0');

colf1 <= (others => '0');

colf2 <= (others => '0');

colf3 <= (others => '0');

elsif clk'event and clk = '1' then

case bandeo is

when 0 =>

colf0 <= Columna;

when 1 =>

colf1 <= Columna;

when 2 =>

colf2 <= Columna;

when 3 =>

colf3 <= Columna;

end case;

end if;

end process;

-- Salida

Dígito <= "0001" when bandeo = 0 and Columna = "001" else  
 "0010" when bandeo = 0 and Columna = "010" else  
 "0011" when bandeo = 0 and Columna = "100" else  
 "0100" when bandeo = 1 and Columna = "001" else  
 "0101" when bandeo = 1 and Columna = "010" else  
 "0110" when bandeo = 1 and Columna = "100" else  
 "0111" when bandeo = 2 and Columna = "001" else  
 "1000" when bandeo = 2 and Columna = "010" else  
 "1001" when bandeo = 2 and Columna = "100" else  
 "0000" when bandeo = 3 and Columna = "010" else  
 "1111";

-- Válido (inverso dígito)

Válido <= '1' when Columna / = "000" and

((bandeo = 0 and Columna / = colf0) or

(bandeo = 1 and Columna / = colf1) or

(bandeo = 2 and Columna / = colf2) or

(bandeo = 3 and Columna / = colf3)) else '0';

end Behavioral;

WIDAH

Escaneado con CamScanner

b) entity AlmecVis is

Port (clk : in std-logic;  
reset : in std-logic;  
Digito : in std-logic-vector (3 downto 0);  
Valido : in std-logic;  
Segments: out std-logic-vector (6 downto 0);  
Selector: out std-logic-vector (3 downto 0);

);

end AlmecVis;

architecture Behaviral of AlmecVis is

-- Refresco displays

constant MAX: integer := 31250;

Signal contREF: integer range 0 to MAX-1;

Signal refresco : std-logic;

-- Multiplexor

Signal contMX : unsigned (11 downto 0);

Signal digitoMX: std-logic-vector (3 downto 0);

-- Dígitos

Signal index: integer range 0 to 3;

Signal digito0 : std-logic-vector (3 downto 0);

Signal digito1 : std-logic-vector (3 downto 0);

Signal digito2 : std-logic-vector (3 downto 0);

Signal digito3 : std-logic-vector (3 downto 0);

begin

-- Actualización índice del dígito

process (clk, reset)

begin

if reset = '1' then

index <= 0;

elsif clk'event and clk = '1' then

if index = 3 then

index <= 0;

else

index <= index + 1;

end if;

end if;

end process;

case index is

when 0 =>

digito0 <= Digito;

when 1 =>

digito1 <= Digito;

when 2 =>

digito2 <= Digito;

when 3 =>

digito3 <= Digito;

end case;

-- Refresco displays

process (clk, reset)

begin

if reset = '1' then

contREF <= 0;

elsif clk'event and clk = '1' then

if contREF = MAX-1 then

contREF <= 0;

else

contREF <= contREF + 1;

end if;

end if;

end process;

refresco <= '1' when contREF = MAX-1 else '0';

-- Multiplexor

process (clk, reset)

begin

if reset = '1' then

contMX <= (others => '0');

elsif clk'event and clk = '1' then

if refresco = '1' then

if contMX = 3 then

contMX <= 0;

else

contMX <= contMX + 1;

end if;

end if;

end process;

-- Selector

with contMX select

selector <= "0001" when "00",

"0010" when "01",

"0100" when "10",

"1000" when "11",

"----" when others;

-- Multiplexor dígitos

with contMX select

digitoMX <= digito0 when "00",

digito1 when "01",

digito2 when "10",

digito3 when "11",

"----" when others;

-- BCD → 7 segmentos

with digitoMX select

segmento <= "111110" when "0000", '1' - encendido

"0110000" when "0001", '01' - apagado

"1101101" when "0010",

"1111001" when "0011",

"0110011" when "0100",

"1011011" when "0101",

"1011111" when "0110",

"1111000" when "0111",

"1111111" when "1000",

"11110011" when "1001",

"0000000" when others;

end Behavioral;

Escaneado con CamScanner

# ENCENDER TU LLAMA CUESTA MUY POCO



c) activity llamada is

```
Port (clk : in std-logic;
      reset : in std-logic;
      Digits : in std-logic-vector (3 downto 0);
      Valido : in std-logic;
      Marcedo : out std-logic;
      );
end llamada;
```

architecture Behavioral of llamada is

```
-- Temporizador 100μs
constant MAX : integer := 12500;
signal contTEMP : integer range 0 to MAX-1;
signal auxTEMP : std-logic;
signal enableTEMP : std-logic;
-- Maquina estados jucorando
type state_t is (STOP, WORKING);
signal state : state_t;
signal send : std-logic-vector (3 downto 0);
-- Señales internas
signal contador : integer range 0 to 19;
signal aux : std-logic;
```

begin

```
-- Temporizador 100μs
process (clk, reset)
begin
  if reset = '1' then
    contTEMP <= 0;
  elsif clk'event and clk='1' then
    if enableTEMP = '1' then
      if contTEMP = MAX-1 then
        contTEMP <= 0;
      else
        contTEMP <= contTEMP+1;
      end if;
    end if;
  end if;
end process;
```

```
auxTEMP < '1' when contTEMP = MAX-1
and enableTEMP = '1' else '0';
```

-- Maquina estados

process (clk, reset)

begin

```
if reset = '1' then
  state <= STOP;
  send <= (others => '0');
elsif clk'event and clk='1' then
  case state is
    when STOP =>
      if Valido = '1' then
        state <= WORKING;
        send <= Digits;
      end if;
    when WORKING =>
      if contador = 19 and auxTEMP = '1' then
        state <= STOP;
        send <= (others => '0');
      end if;
  end case;
end process;
```

```
enableTEMP <= '1' when state = WORKING else '0';
-- Generador fijo
```

process (clk, reset)

begin

```
if reset = '1' then
  aux <= '0';
  contador <= 0;
elsif clk'event and clk='1' then
  if auxTEMP = '1' then
    aux <= not aux;
  if contador = 19 then
    contador <= 0;
  else
    contador <= contador+1;
  end if;
end if;
end process;
```

Marcedo <= aux when

```
contador < (2*unsigned(send)+2) else '0';
end Behavioral;
```



1º Apellido								
2º Apellido								
Nombre								
Nº de Matrícula			Nº de Grupo					
Asignatura								
Especialidad								
Año de carrera	Fecha _____							

EJERCICIO
Hoja nº _____
CALIFICACIÓN
_____

{ Entity → Conexiones (entradas y salidas del circuito).  
 { Architecture → Comportamiento o estructura del circuito.

### [PUERTAS LÓGICAS]

A, B, Y son de tipo bit ('0' o '1')



entity puerta-NAND is

```
Port (A: in bit;
      B: in bit;
      Y: out bit
    );

```

end puerta-NAND;

architecture Behavioral of puerta-NAND is

begin

① [Y<= A nand B;]

Y<= '1' when A='0' and B='0' else  
 '1' when A='0' and B='1' else  
 '1' when A='1' and B='0' else  
 '0';

end Behavioral;

#### NOTA:

El tipo de dato 'bit' no cubre la realidad de la electrónica digital en todos sus aspectos → std-logic : '1', '0', 'Z', 'X', 'U', '-' , 'L', 'H', 'W'

Z: alta impedancia

X: conflicto

U: undefined

-: don't care


L: '0' débil

H: '1' débil

W: conflicto débil

## Decodificadores

→ DECODIFICADOR 2 a 4 CON ENABLE



entity DEC2a4 is

Port (E: in std-logic-vector (1 downto 0); (conjunto de señales numeradas)  
S: out std-logic-vector (3 downto 0); que se usan generalmente juntas  
ena: in std-logic  
);

end DEC2a4;

architecture Behavioral of DEC2a4 is

Signal internal: std-logic-vector (3 downto 0);

Se pueden declarar señales internas dentro de la arquitectura

begin

Asignaciones recurrentes (de igual el orden)  
internal <= "0001" when E = "00" else  
"0010" when E = "01" else  
"0100" when E = "10" else  
"1000" when E = "11" else  
"----" when others;

(2)

with E select

S<= "0001" when "00",  
"0010" when "01",  
"0100" when "10",  
"1000" when "11",  
"----" when others;

S<= interne when ena = '1' else "0000"  
end Behavioral;

→ DECODIFICADOR GRANDE

entity DEC4a16 is

Port (E: in std-logic-vector (3 downto 0);  
S: out std-logic-vector (15 downto 0);

en: in std-logic

);

end DEC4a16;

architecture Structural of DEC4a16 is

component DEC2a4 is

Port (E: in std-logic-vector (1 downto 0);


S: out std-logic-vector (3 downto 0);

ena: in std-logic

);

end component;

signal enaint: std-logic-vector (3 downto 0);



begin

C1: DEC2a4 port map (E(3 downto 2), enaint, en);

C2: DEC2a4 port map (E(1 downto 0), S(3 downto 0), enaint(0));

C3: DEC2a4 port map (E(1 downto 0), S(7 downto 4), enaint(1));

C4: DEC2a4 port map (E(1 downto 0), S(11 downto 8), enaint(2));


C5: DEC2a4 port map (E(1 downto 0), S(15 downto 12), enaint(3));

end Structural;

1º Apellido	[ ]
2º Apellido	[ ]
Nombre	[ ]
Nº de Matrícula	[ ]
Nº de Grupo	[ ]
Asignatura	[ ]
Especialidad	[ ]
Año de carrera	[ ]
Fecha	[ ]

EJERCICIO
[ ]
Hoja nº _____
CALIFICACIÓN _____
[ ]

### CODIFICADORES



ene	E0	E1	E2	E3	A1	A0	act	descripción
0	x	x	x	x	0	0	0	deshabilitado
1	0	0	0	0	0	0	0	inactivo
1	x	x	x	1	1	1	1	
1	x	x	1	0	1	0	1	
1	x	1	0	0	0	1	1	
1	1	0	0	0	0	0	1	activo

entity COD4a2 is

```
Port (E: in std_logic_vector (3 downto 0);
      A: out std_logic_vector (1 downto 0);
      ene: in std_logic;
      act: out std_logic
    );
end COD4a2;
```

architecture Behavioral of COD4a2 is

```
signal interna : std_logic_vector (1 downto 0);
```

begin

```
interna <= "11" when E(3) = '1' else
      "10" when E(2) = '1' else
      "01" when E(1) = '1' else
      "00";
```

→ la prioridad va merced  
por el orden de interpolación  
de los else.

```
SZ = interna when ene = '1' else "00";
```


```
act <= '1' when ene = '1' and E / = "0000" else '0';
```

end Behavioral;

# ENCENDER TU LLAMA CUESTA MUY POCO



## MUX4x1



entity MUX4x1 is

```
Port ( E: in std-logic-vector (3 downto 0);
      C: in std-logic-vector (1 downto 0);
      ena: in std-logic;
      S: out std-logic
    );
end MUX4x1;
```

architecture Behavioral of MUX4x1 is

signal interne: std-logic;

begin


with C select

```
interne <= E(0) when "00";
      E(1) when "01";
      E(2) when "10";
      E(3) when "11";
      '-' when others;
```

$S_C = \text{interne}$  when  $\text{ena} = '1'$  else ' $0$ ';

end Behavioral;

## BIESTABLES



Si:  $D=0 \rightarrow Q=0$   
Si:  $D=1 \rightarrow Q=1$

/\* Ya hay una entidad y estructura \*/

process (clk, reset) <sup>lista sensibilidad</sup>

begin

if (reset = '1') then } Fuera de la parte sincrónica (en la parte asíncrona  
Q<math>\leftarrow 0</math>; } sólo borramos la memoria (sin).



elsif (clk 'event and clk = '1') then  
Q<math>\leftarrow D</math>;

end if;

end process;

NOTA: Biestable T (Toggle)

Si:  $T='1' \rightarrow Q$  cambie su valor  
Si:  $T='0' \rightarrow Q$  no cambie su valor



1º Apellido	[grid]
2º Apellido	[grid]
Nombre	[grid]
Nº de Matrícula	[grid]
Nº de Grupo	[grid]
Asignatura	[text]
Especialidad	[text]
Año de carrera	[text]
Fecha	[text]

EJERCICIO
Hoja nº _____
CALIFICACIÓN

## DIVISOR DE FRECUENCIA

Genera una señal dirigida al control de aquellas tareas periódicas que se realizan a distintas frecuencias de la señal de reloj del sistema.

Ejemplo: Quiero generar una señal de 1Hz partiendo de un reloj a 125MHz.  
(Es lo mismo que generar un contador de 1 segundo).

```
entity freqdiv is
  port ( clk : in std_logic;
         reset : in std_logic;
         Enable : in std_logic;
         Signal : out std_logic);
end freqdiv;
```

architecture Behavioral of freqdiv is

constant MAX\_1HZ :

integer := 125 000 000;

signal cnt\_1Hz :

integer range 0 to MAX\_1HZ - 1;

signal en\_1Hz :

std\_logic;

signal ovf\_1Hz :

std\_logic;

begin

process (clk, reset)

begin

if reset = '1' then

cnt\_1Hz <= 0;

elsif clk'event and clk='1' then

if en\_1Hz = '1' then

if cnt\_1Hz = MAX\_1HZ - 1 then

cnt\_1Hz <= 0;

else

cnt\_1Hz <= cnt\_1Hz + 1;

end if;

end if;

end if;

end process;

$$1 \cdot X = 125000000 \rightarrow X = 125000000$$

Si yo quisiera una señal a 4KHz

$$4000 \cdot X = 125000000 \rightarrow X = 31250$$

Por lo tanto: integer := 31250

**WUOLAH**

Escaneado con CamScanner


## CONTADORES BCD

Útiles cuando después debemos implementar un multiplexor o un decodificador BCD (parecido a un freqdn).  
Ejemplo: Contador de segundos (de 0 a 60).

```
signal cnt-s : unsigned (3 downto 0);
signal en-s : std-logic;
signal orf-s : std-logic;
```

```
process (clk, reset)
begin
    if reset = '1' then
        cnt-s <= (others => 0);
    elsif en-s = '1' then
        if cnt-s = 9 then
            cnt-s <= 0;
        else
            cnt-s <= cnt-s + 1;
        end if;
    end if;
end process;
orf-s <= '1' if cnt-s = 9 and en-s = '1' else '0';
en-ds <= orf-s;
```

## DECODIFICADOR BCD



'0' → encendido  
 '1' → apagado

```
cnt-ds: unsigned (3 downto 0);
en-ds: std-logic;
orf-ds: std-logic;
```

```
process (clk, reset)
begin
    if reset = '1' then
        cnt-ds <= (others => 0);
    elsif en-ds = '1' then
        if cnt-ds = 5 then
            cnt-ds <= 0;
        else
            cnt-ds <= cnt-ds + 1;
        end if;
    end if;
end process;
orf-ds <= '1' if cnt-ds = 5 and en-ds = '1' else '0';
(en-m) <= orf-ds
Si sigue con los minutos
```

with (variable que entra al decodificador) select  
 salide <= "1001111" when "0001", (1)  
 "0010010" when "0010", (2)  
 "0000110" when "0011", (3)  
 "11001100" when "0100", (4)  
 "01001100" when "0101", (5)  
 "01000000" when "0110", (6)  
 "0001111" when "0111", (7)  
 "00000000" when "1000", (8)  
 "00011100" when "1001", (9)  
 "0000001" when "0000", (10)  
 "-----" when others;

1º Apellido   
2º Apellido   
Nombre   
Nº de Matrícula  Nº de Grupo

EJERCICIO   
Hoja nº \_\_\_\_\_

Asignatura \_\_\_\_\_  
Especialidad \_\_\_\_\_  
Año de carrera \_\_\_\_\_ Fecha \_\_\_\_\_

CALIFICACIÓN

**BOTÓN** → Generalmente es una entrada total, y el le responsible de mandar el inicio del funcionamiento de un elemento.

Ejemplo: Botón que manda el inicio de un divisor de frecuencia (14Hz).  
process (clk, reset)

entity fantastics

```
clk: in std_logic;
reset: in std_logic;
start: in std_logic;
led: out std_logic_vector(7 downto 0);
end fantasitic;
```

declarado en la  
arquitectura  
(parte del freqdr)

```
begin
if reset = '1' then
  (en-14Hz) <= '0';
else if clk'event and clk = '1' then
  if start = '1' then
    en-14Hz <= '1';
  end if;
end if;
end process;
```

## MAQUINA DE ESTADOS

entity FSM is


```
Port ((A : in std_logic;
       B : in std_logic;
       clk : in std_logic;
       reset : in std_logic;
       L : out std_logic);
      );
end FSM;
```

architecture Behavioral of FSM is


① /\* Declaración de Tipo \*/

```
type state_t is (RST, V, BB, W, AB, ABB, AA, AAB, AABB);
```

No las puedes usar como estados  
después, ya que  
el programme "se rayo".



# ENCENDER TU LLAMA CUESTA MUY POCO



begin

/\* Activación del estado \*/

process (clk, reset)

begin

if reset = '11' then

state <= RST;

elsif clk'event and clk = '1' then  
case state is

→ when RST =>

if B = '11' then

state <= W;

elsif A = '11' then

state <= V;

end if;

→ when V =>

if B = '11' then

state <= AB;

elsif A = '11' then

state <= AA;

end if;

→ when W =>

if B = '11' then

state <= BB;

elsif A = '11' then

state <= AB;

end if;

→ when BB =>

if A = '11' then

state <= ABB;

end if;

→ when V =>

if B = '11' then

state <= AB;

elsif A = '11' then

state <= AA;

end if;

→ when AB =>

if B = '11' then

state <= ABB;

if A = '11' then

state <= AAB;

end if;

→ when ABB =>

if A = '11' then

state <= AABB;

end if;

→ when AA =>

if B = '11' then

state <= AAB;

end if;

→ when AAB =>

if B = '11' then

state <= AABB;

end if;

→ when AABB =>

end case;

end if;

end process;

L = '11' when state = AABB else '0';  
end Behavioral;

1º Apellido   
 2º Apellido   
 Nombre   
 Nº de Matrícula  Nº de Grupo

Asignatura \_\_\_\_\_  
 Especialidad \_\_\_\_\_  
 Año de carrera \_\_\_\_\_ Fecha \_\_\_\_\_

EJERCICIO \_\_\_\_\_  
 Hoja nº \_\_\_\_\_

CALIFICACIÓN \_\_\_\_\_

### TEST BENCH

```
entity testbench is
end testbench;
```

architecture Behavioral of testbench is

- ① /\* Declarar el programme del que se quiere hacer el testbench como component \*/  
 Component practical is

```
Port (clk : in std-logic;
      reset : in std-logic;
      start : in std-logic;
      leds : out std-logic-vector (7 downto 0)
    );

```

end component;

- ② /\* Declarar las señales de mi testbench (las mismas que en el component) \*/

```
signal test-clk : std-logic;
signal test-reset : std-logic;
signal test-start : std-logic;
signal test-leds : std-logic-vector (7 downto 0);
```

constant CLK-period : time := 8ns;

begin

- ③ /\* Generación del reloj \*/

```
process
begin
```

```
test-clk <= '1';
wait for CLK-period /2;
test-clk <= '0';
wait for CLK-period /2;
```

end process;

#### ④ /\* Generación de estímulos \*/

process  
begin

```
test-reset <= '1';
test-start <= '0';
wait for 10 * clk-period;
test-reset <= '0';
wait for 10 * clk-period;
test-start <= '1';
wait for 10 * clk-period;
test-start <= '0';
end process;
```

#### ⑤ /\* Instanciar el componente \*/



unit: practice

```
Port map (clk => test-clk,
           reset => test-reset,
           start => test-start,
           leds => test-leds,
           );
```

end Behavioral;

### CONTADORES CON REGISTRO DE DESPLAZAMIENTO

→ Contador binario síncrono:





Si quiero n números: x bits

Copio los da de la izq. y le agrego el de la derecha al principio.

$$n = 2^x$$


→ Contador en anillo:




Si quiero n números: n bits  
Concatenación.

\* Para generar una secuencia de 8 números → 3 bits \*

→ Contador Johnson:



\* Para generar una secuencia de 8 números → 4 bits \*



Concatenación

Si quiero n números: n/2 bits

Escaneado con CamScanner